做过通信行业的但没有接触过飞思卡尔处理器的软硬件工程师，估计凤毛麟角.例如POWERPC系列的MPC860、MP8260、MPC8315以及P2020等，都得到过大规模的应用。印象较为深刻的是曾经做过一个实验，16块飞思卡尔的P2020处理器同时满负荷运行一个多月的时间，竟无一重启，无一死机。可以说，在工控行业，飞思卡尔处理器的稳定性和可靠性是得到了广泛的认可的。

 对于本次开发板的处理器的具体介绍以及软件的使用，本文就不一一赘述了，在网上的很多文章中都能搜到。本文着重从纯硬件的角度介绍一下开发板。话不说多，上图。       

       外包装的右上角有两个经典敏感器件的标识，提醒各位在使用此类产品的时候最好带上静电手环，如果嫌不方便可以买一个无线的，10块左右，淘宝有的是，本人此处就不做广告了。另外还有一处标有PbFree = Y RoHS = Y，做硬件的可能都知道，本开发板采用无铅工艺，是不含铅的，且符合RoHS标准。RoHS是由欧盟立法制定的一项强制性标准，它的全称是《关于限制在电子电器设备中使用某些有害成分的指令》（可自行上网搜索）。总而言之，RoHS的标准还是很严格的，开发板的制作团队想必还是下了一番功夫的。

      下面上几张细节图。主芯片：MK64FN1M0VLL12，芯片以45度角放置，必要时方便走线和布局。表面上看，PCB的芯片封装引脚略长于芯片引脚，批量焊接的时候不至于虚焊。不知道设计PCB的工程师在设计封装时是不是按IPC的标准设计的。

       PHY芯片，U13，型号KSZ8081.是一款只支持10M和100M的以太网链路层收发芯片，不支持千兆口，虽然RJ45采用的是自带变压器的接口，从后面的走线中也可以印证这一点。芯片采用QFN封装，引脚都在芯片下面，手工焊接较为困难。犹记得某些公司在招聘硬件工程师时要求手工焊接QFN封装的芯片。

SD卡槽，可以看到卡槽下面的走线，链接SD卡封装和主芯片引脚，采用的是蛇形走线。PCB上的任何一条走线都会对该信号造成时延时，在通过高频信号的情况下尤其明显。蛇形走线的主要作用是补偿同一组相关信号线中延时较小的部分，这些部分通常是没有或比其它信号走线短。最典型的就是时钟线，通常它不需经过任何其它逻辑处理，因而其延时会小于其它相关信号。

高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内，保证系统在同一周期内读取的数据的有效性，一般要求延迟差不超过1/4时钟周期，单位长度的线延迟差也是固定的，延迟跟线宽，线长，铜厚，板层结构有关。线过长会增大分布电容和分布电感，使信号质量下降，造成信号质量恶化，所以要求蛇形线间距最少是线宽的两倍，信号的上升时间越小就越易受分布电容和分布电感的影响。

    PCB设计的细节部分。如下图红色箭头所示，两根走线中间铺了一块铜，铺铜的两端用了两个过孔连接到地上，这种设计方法是有理论和实践依据的。铺铜两端短地可以最大限度的降低两侧信号的串扰，并将干扰信号导出。而在实际设计中，很多工程师仅仅是铺铜，并未两端短地，根据传输线理论，干扰信号会在铺铜上来回反射，对两端的信号线造成干扰。

反面设计赏析，看下图。仔细看观察下，芯片和其它元器件全都贴在正面，反面只有焊盘，这是为什么呢？单面贴片可以降低生产成本，焊接时只需要焊接一面就可以了，在不影响整体性能的基础上降低成品。

前面说PHY芯片只支持10M和100M，从下面的走线中可以得到印证。箭头所示处，为两组差分走线。反面看没有过孔，应该只有两组。这两组线分别作为收发使用，而1000M则不同，为了达到双向收发1000M的数据速率，需要四组差分线，每组差分线可同时实现数据的收发，因此RJ45接口虽然支持1000M，但是PHY芯片显然是不支持的。实际上，1000M双向收发对数据处理能力要求还是很高的，本开发板的处理器估计处理不了这么大的数据量。

可以看到工程师开发板的外围打了一圈过孔，以抑制EMI，考虑到这样的细节，可见开发团队还是下了一番功夫的。

      总体来说，本开发板在硬件设计方面充分考虑了细节问题，结合开发板功能扩展，相信能够满足实际开发过程中的需要，确为良心之作。